扩展超导量子计算机

新闻中心

首页>新闻>量子科技动态

扩展超导量子计算机

2025/05/14

引言

近日，谷歌量子AI团队在《自然-电子学》（Nature Electronics）中指出，构建百万级超导量子计算机需攻克材料缺陷（如两能级系统）、规模化集成瓶颈及跨学科协作三大核心挑战，并首度公开其技术路线图与关键里程碑。

第一章摘要

超导量子比特可用于构建容错量子计算机。但此类设备需要数百万个组件，且仍存在诸多基础性挑战亟待解决。成功将取决于工业界与学术界的持续合作。

量子计算机可用于解决经典计算机无法处理的特定问题类别。过去25年间，构建实用化容错量子计算机的目标已取得重大进展。各国政府与企业相继发布规划图，概述未来数十年内构建此类机器的战略，例如谷歌量子人工智能硬件规划图（https://quantumai.google/roadmap；图1）。

在多种量子硬件平台中，超导量子比特因其性能优势和可扩展潜力脱颖而出，其制造工艺与传统集成电路相似。目前该技术已能提供集成化系统，在数百量子比特规模下实现接近10^-3的量子门错误率。

这标志着巨大进步，但实现容错量子计算机的目标仍需在系统性能和规模上实现数量级的提升，并关键性地整合这两方面。这需要产业界与学术界的持续合作，以及全社会的努力和专业知识以应对诸多未解挑战。

图1 谷歌量子人工智能硬件规划图。该规划图展示了迈向构建容错量子计算机的6个里程碑。里程碑1于2019年实现，里程碑2于2023年实现。剩余的里程碑范围从构建长寿命逻辑量子比特（能够支持数百万次无错误操作），到演示通用逻辑门集，再到通过工程规模扩展构建第一台大型纠错量子计算机。

第二章提升系统性能

超导量子比特可视为人工原子，其特性（如跃迁频率和耦合强度）可被设计和调控。这种可重构性对实现高性能至关重要，尤其在集成系统中。它为双量子比特门的设计优化提供了灵活性，避免了频率拥挤导致的串扰，并通过改进量子比特-谐振器失谐提升了读取性能。

然而，这种灵活性也伴随着权衡。与原子不同，超导量子比特并非完全一致：其特性呈一定分布，可能存在显著差异。尽管工艺改进或结激光退火等处理可减少这种差异，但优化参数和性能的主动策略仍需对单个量子比特及其之间的耦合进行模拟控制，这显著增加了大规模系统的扩展复杂性。

由参数非均匀性引发的优化挑战因材料缺陷（通常称为两能级系统）的存在而加剧。这些缺陷通过量子比特频率的波动与漂移、能量弛豫和退相干导致性能下降。两能级系统对大规模多量子比特处理器性能的提升和稳定构成了根本性限制。尽管早在二十多年前已被发现，其微观起源仍远不如介电损耗等其他退相干机制清晰。克服这一开放性挑战需要材料科学、制造、校准和计量学等多学科合作。

1.先进材料研究

这些缺陷的根源可能源自制造过程中引入的杂质或缺陷。要全面理解其物理起源并最终消除它们，需在多个领域开展材料研究。首先，持续探索新型超导材料至关重要，尤其是表面质量更高且表面氧化物更少的材料。

其次，改进制造工艺以最小化污染（特别是光刻胶等有机材料的广泛使用）是核心任务。这对约瑟夫森结等关键元件尤为重要，其目前仍主要通过剥离工艺在有机电子束抗蚀结构中进行倾斜沉积制备。

最后，需要开发超越现有半导体器件常规方法的高效表征工具。目前仅通过耗时的量子比特测量研究两能级系统，导致数据稀疏且结果不明确。开发专用工具以在制造过程中在线表征量子比特材料特性，并建立表面特性与两能级系统动力学的关联，将推动对这些缺陷的理解与缓解。

2.有效缓解策略

尽管对两能级系统的全面理解尚未达成，但基于超导量子比特可调谐性的缓解方法已得到发展。最成熟的方法是通过频率优化算法为每个量子比特和耦合器确定最佳频率设置。该方法在数十至超百量子比特的先进集成实验中表现有效，数值模拟表明其可扩展至数百量子比特。但需复杂的软件实现和模型构建，随着系统扩展需谨慎评估其成本。

其他技术，如通过欧特莱-汤斯效应进行微波调谐量子比特频率，或通过电场调谐双能级系统频率。这些方法可以通过避免双能级系统与量子比特之间的频率碰撞来有效提高量子比特性能，但它们的调谐范围有限或需要额外的硬件，这给在更大系统中使用它们带来了挑战。

第三章扩展系统规模

一台功能完整的容错量子计算机应被视为与现有超级计算机规模相当的巨型计算设施，其包含数百万组件，对整体系统设计及所有组件的可靠性提出严苛要求。

因此，量子计算机的高效构建与运行需采用模块化设计，将系统分解为小型独立单元。这对需依赖大型稀释制冷机运行于超低温的超导系统尤为关键。当前最大商用设备可容纳数千量子比特，但其运维成本高昂——即使一次简单的热循环也可能耗时数天至数周。若以蛮力扩展至更大规模，需依赖基于液化器的巨型稀释制冷机，其建造与维护成本高得难以承受。因此，采用模块化设计成为必要，以便将子系统部署于更易管理且成本更低的低温系统中。

模块化设计还最大程度减少全集成测试需求，提升测试与故障排除效率。一旦从系统级到组件级明确性能要求，即可对各模块进行严格规格评估，并在必要时低成本替换。考虑到数百万组件需在组装前测试，大规模组件级测试突显了对先进高通量测试能力的需求。尽管传统半导体器件的工业级测试方法与工具已成熟，但针对量子硬件的测试体系仍处于早期阶段。

1.表征工具

超导量子计算机的组件工作温度范围广泛，从超导器件的毫开尔文到外围硬件的更高温区。这需要超越标准电阻测量的低温表征技术。

大多数外围硬件（如布线、滤波器和互连）的功能可通过室温直流与微波测量充分表征，并在低温（约3–4 K）下验证。但约瑟夫森结、参量放大器和量子比特等核心超导器件需在毫开尔文温度下进行全面表征。这要求配备特殊屏蔽与滤波的低温表征工具，以最小化外部环境噪声干扰。

图2 稀释制冷机。

目前此类工具尚无商业化产品，测量通常依赖定制的稀释制冷机，其耗时操作形成表征瓶颈。开发专用工具（如用户友好、快速周转的预构建稀释制冷机）将逐步解决这一问题。

2.标准化与专用传感器

除工具外，量子硬件的表征效率取决于标准化与专用传感器的使用。从连续性测试的简单测试载体，到超导谐振器或特制超导量子比特等复杂器件，这些专用传感器为识别和诊断硬件性能问题提供了最有效方法。例如，电荷敏感的transmon量子比特是从标准transmon量子比特经过最小参数修改而来的，可以用作传感器来评估系统的“光密性”，确保系统有足够的保护以防止散射光子使量子比特退相干。

通过部署此类标准化传感器套件，量子计算行业可建立评估与优化硬件性能的通用框架，促进紧密合作（如共享供应链）。博尔德低温量子测试平台（Boulder Cryogenic Quantum Testbed）项目是此类倡议的典范，旨在为量子行业提供标准化测量与表征服务。

第四章系统集成

构建集成量子计算机是一个迭代过程，要求研究人员突破基础研究与技术整合的边界。这种互动推动进展以阶梯式模式呈现——某一领域的突破为其他领域的进步创造条件。

1.基础研究

在产业界与学术界的共同推动下，基础创新始终是该领域突破的核心驱动力。2019年，谷歌量子人工智能团队推出Sycamore架构，首次实现超越经典计算的量子计算，并基于含噪中等规模量子（NISQ）设备完成后续应用演示。这一成功得益于可调耦合器的集成——该关键元件实现了大规模量子比特网格中的高保真量子门。学术界对可调耦合器的研究已持续近20年，最终通过持续改进将其整合至Sycamore处理器的二维网格中。

至2024年，Sycamore处理器已升级为Willow处理器，其性能提升反映了学术界主导的量子比特相干时间进步。从降低电荷敏感性的transmon量子比特发明，到基于钽的量子比特制造突破，学术团队持续为理解退相干机制与开发缓解策略提供专业知识。其重要贡献使超导量子比特相干时间从数纳秒提升至超毫秒，实现了五个数量级的飞跃。

2.技术整合

集成量子系统为揭示规模扩展时的新挑战提供了关键平台。这些挑战影响集成系统的性能，例如量子比特间寄生耦合与控制信号串扰问题。近年来，随着大规模集成实验能力的提升，社会开始关注相关误差——因其违反量子纠错假设，可能成为大规模量子计算的障碍。

通过此类实验，研究人员发现泄漏产生与迁移可能导致时空相关误差，阻碍系统突破纠错阈值。此外，量子系统对外部辐射事件（如宇宙射线）敏感性的意外发现，通过重复码集成实验揭示了逻辑错误的底限。这些发现推动了基础研究的进步，催生了泄漏消除技术与结间隙工程——后者可有效缓解外部辐射诱导准粒子的影响。

图3 超导量子比特。

终章展望

用超导量子比特构建容错量子计算机的难度堪比建造欧洲核子研究中心（CERN）或激光干涉引力波天文台（LIGO）等大科学设施，其包含数百万组件与复杂低温系统。从高密度布线到控制电子器件，许多组件需数年专注开发才能进入商业化生产。可靠性与成本效益是此初期阶段的决定性因素，将支持构建万级量子比特系统。但超越该阈值需攻克两能级系统缓解和模块间量子态高效转换等根本性挑战。这些领域的成功将通过消除高成本主动调谐和促进模块化构建，简化系统设计。

随着主要工业参与者揭示其路线图面临的挑战，我们呼吁加强知识共享与合作，融合工业界与学术界的独特优势。学术界将通过基础研究（探索新材料与量子比特设计、培养未来科学家、攻关开放性问题）驱动创新，而工业界将研究成果转化为可扩展制造、鲁棒基础设施与大规模集成。这一协同方法将培育可持续的量子生态系统，推动首台容错量子计算机的诞生。